[반도체] 3D-IC 패키징이란?

🔷 3D-IC 패키징이란?

**3D-IC(Three-Dimensional Integrated Circuit)**는 여러 개의 칩(Die)을 수직으로 쌓아 연결하는 기술로, 공간 효율성을 높이고 칩 간 통신 거리를 줄여 성능과 전력 효율을 극대화하는 패키징 방식입니다.

 

---

🔧 주요 기술 방식

1. TSV (Through-Silicon Via)

• 칩 내부를 관통하는 미세한 구멍을 통해 칩 간 연결
• 고속 통신 가능, 지연 시간 감소
• 대표적인 3D-IC 방식

2. Hybrid Bonding

• 미세 피치 구현 가능
• TSV보다 더 정밀한 연결이 가능하여 DRAM, HBM 등에 활용

3. Micro-bump / Flip-chip

• 미세한 범프를 이용해 다이 간 연결
• TSV보다 구현이 간단하지만, 연결 밀도는 낮음

4. Wafer-on-Wafer (WoW) / Die-on-Wafer (DoW)

• 웨이퍼 상태에서 여러 칩을 정렬하고 본딩
• 정렬 정확도가 매우 중요

---

💡 3D-IC vs 2.5D 패키징

항목3D-IC2.5D

구조	칩을 수직으로 적층	칩을 기판 위에 평면 배치 (인터포저 이용)
연결	TSV 또는 Hybrid Bonding	실리콘 인터포저 또는 RDL
성능	더 높은 대역폭, 낮은 지연	중간 수준
열 관리	복잡	비교적 용이
비용	상대적으로 높음	비교적 낮음

 

---

✅ 장점

• 고성능: 칩 간 거리 감소 → 빠른 데이터 전송
• 저전력: 데이터 전송 거리 감소 → 전력 소모 감소
• 소형화: 공간 절약 가능 (스마트폰, 웨어러블에 유리)
• 이기종 통합: 로직 + 메모리 + 센서 등 다양한 칩을 하나로 집적 가능

---

⚠️ 단점 및 과제

• 열 관리 문제: 적층 구조로 인해 발열 제어가 어려움
• 수율 문제: 하나의 다이 불량으로 전체 스택 불량 발생 가능
• 비용 증가: 공정 복잡도, 장비, 재료비 증가
• 테스트 및 검증 어려움: 내부 칩 결함 탐지가 어려움

---

📌 활용 예시

• HBM (High Bandwidth Memory): GPU, AI 가속기 등에서 사용
• SoIC (TSMC의 3D 패키징 브랜드): 고성능 서버 및 HPC용
• Intel Foveros: CPU + GPU + 메모리 통합
• 삼성 X-Cube: 로직과 SRAM 적층 기술

---

📈 시장 동향

• AI, HPC, 데이터 센터 수요 증가 → 3D-IC 수요 급증
• TSMC, 삼성전자, 인텔 등 주요 기업들이 투자 확대
• 향후 2.5D → 3D → Advanced 3D 순으로 기술 진화 중